登錄 注冊
購物車0
TOP
Imgs 技術(shù)中心

0

Achronix加入臺積電(TSMC)半導(dǎo)體知識產(chǎn)權(quán)(IP)聯(lián)盟計劃

2020-11-27 10:16:18
Achronix半導(dǎo)體公司是基于現(xiàn)場可編程門陣列(FPGA)和高性能嵌入式FPGA(eFPGA)半導(dǎo)體知識產(chǎn)權(quán)(IP)的硬件加速設(shè)備的領(lǐng)先企業(yè),已加入臺積電開放創(chuàng)新平臺(OIP)的關(guān)鍵組成部分臺積電, IP聯(lián)盟計劃。Achronix獲獎的Speedcore?EFPGA  IP針對高端和高性能應(yīng)用進行了優(yōu)化。SpeedcoreeFPGA  IP現(xiàn)已在TSMC  16納米鰭片場效應(yīng)晶體管Plus(16FF)和N7工藝技術(shù)上推出,并將很快在TSMC  12納米鰭片場效應(yīng)晶體管緊湊型技術(shù)(12FF  C)上推出。
Achronix此前宣布了其面向Speedcore  IP的第4代FPGA架構(gòu),現(xiàn)在可供客戶使用。與之前的Speedcore架構(gòu)相比,Speedcore  Gen4架構(gòu)性能提升60%,功耗降低50%,芯片面積減少65%。同時,它保留了SpeedcoreeFPGA  IP的原有功能,并將可編程硬件加速功能帶到了廣泛的高性能計算、網(wǎng)絡(luò)和存儲應(yīng)用中。Achronix將參加9月26日在圣克拉拉市舉行的臺積電開放創(chuàng)新平臺生態(tài)系統(tǒng)論壇,展示其SpeedcoreeFPGA  IP如何在420號展位為每個客戶的應(yīng)用進行獨特的規(guī)模定制和優(yōu)化。
“Achronix的SpeedcoreeFPGA  IP在提供最高性能的硬件加速和保持適應(yīng)新工作負載的靈活性之間實現(xiàn)了最佳平衡。這是計算、網(wǎng)絡(luò)和存儲卸載領(lǐng)域SoC開發(fā)的關(guān)鍵設(shè)計要求。”Achronix營銷副總裁Steve  Mensor表示:“Achronix是唯一一家既能提供基于高性能獨立FPGA芯片的數(shù)據(jù)加速器,又能提供eFPGA  IP技術(shù)的公司。有意在自己的ASIC/SoC中使用Achronix的SpeedcoreeFPGA的公司可以肯定,他們將獲得與Achronix自己的產(chǎn)品相同的高質(zhì)量FPGA技術(shù)。”
SpeedcoreeFPGA  IP是一個完全可擴展的架構(gòu),可以支持大小為5K到6LUT的6輸入查找表(6LUT)和大小為1M的其他可編程單元塊,包括內(nèi)存、用于濾波的數(shù)字信號處理器(DSP)單元塊和針對AI/ML應(yīng)用優(yōu)化的機器學(xué)習(xí)處理器(MLP)單元塊。Achronix的高品質(zhì)ACE設(shè)計工具可以支持Speedcore  IP。
“CPU核心、GPU核心和現(xiàn)在的eFPGA是芯片創(chuàng)新的關(guān)鍵集成電路。這些創(chuàng)新專注于人工智能、5G無線基礎(chǔ)設(shè)施、汽車和邊緣計算領(lǐng)域不斷變化的應(yīng)用。”臺積電,設(shè)計基礎(chǔ)設(shè)施管理部高級總監(jiān)蘇克李(Suk  Lee)表示:“我們很高興看到阿克倫公司加入我們的IP聯(lián)盟計劃,推出其優(yōu)化的SpeedcoreeFPGA  IP解決方案,以便我們的客戶能夠獲得流暢的設(shè)計體驗、方便的設(shè)計重用以及快速集成到整個設(shè)計系統(tǒng)中。”

高都電子,為客戶創(chuàng)造價值!

雙面板免費加費,四層板加急打樣,厚銅電路板打樣

Xcm